Constraining designs for syntheis and timing analysis : a practical guide to synopsys design constraints (SDC)
Αποθηκεύτηκε σε:
| Κύριοι συγγραφείς: | Gangadharan, Sridhar, Churiwala, Sanjay (Συγγραφέας) |
|---|---|
| Μορφή: | Βιβλίο |
| Γλώσσα: | English |
| Δημοσίευση: |
New York :
Springer,
c2013.
|
| Θέματα: | |
| Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Παρόμοια τεκμήρια
Παρόμοια τεκμήρια
-
Secure integrated circuits and systems
Δημοσίευση: (2010) -
Timing
από: Sapatnekar, Sachin S., 1967-
Δημοσίευση: (2004) -
Introduction to integrated circuit engineering
από: Reinhard, D. K.
Δημοσίευση: (1987) -
Ανάλυση και σχεδίαση κυκλωμάτων ψηφιακής λογικής
από: Nelson, Victor P.
Δημοσίευση: (2007) -
Ψηφιακά ολοκληρωμένα κυκλώματα :
από: Rabaey, Jan M., κ.ά.
Δημοσίευση: (2006)