Dissertation/ Thesis
Scalable parallel architectures on reconfigurable platforms
| Τίτλος: | Scalable parallel architectures on reconfigurable platforms |
|---|---|
| Συγγραφείς: | Castells i Rufas, David |
| Συνεισφορές: | University/Department: Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics. |
| Thesis Advisors: | Carrabina i Bordoll, Jordi |
| Πηγή: | TDX (Tesis Doctorals en Xarxa) |
| Στοιχεία εκδότη: | Universitat Autònoma de Barcelona, 2016. |
| Έτος έκδοσης: | 2016 |
| Φυσική περιγραφή: | 217 p. |
| Θεματικοί όροι: | FPGA, Multiprocessor, Multiprocessador, Parallel programming, Programació paral·lela, Tecnologies |
| Time: | 621.3 |
| Περιγραφή: | Els últims avenços en els sistemes reconfigurables han fet possible que les darreres famílies de FPGAs tinguin prou recursos per permetre la implementació de sistemes multiprocessadors utilitzant més de 100 nuclis (soft-core) en una única FPGA. En aquesta tesis presento com implementar solucions basades en aquests sistemes i dos escenaris on aquests sistemes tenen interès. Les FPGAs s’utilitzen cada vegada més en la computació d’altes prestacions ja que poden arribar a oferir més eficiència energètica que altres arquitectures com ara CPUs o GPGPUs. Tanmateix, la baixa programabilitat d’aquests sistemes, fruit de l’ús de llenguatges HDL és un inconvenient que limita la seva adopció. La introducció recent de fluxos de disseny per FPGA basats en OpenCL és un avenç per reduir la dificultat de programació, però malgrat tot, produeix arquitectures de propòsit específic que no poden reutilitzar-se per altres aplicacions a no ser que es reconfiguri la plataforma. Construint many-soft-cores que utilitzin acceleradors simples es poden aconseguir prestacions i eficiència energètica i tot i així, encara disposar d’un sistema útil per executar altres aplicacions. Per fer-ho possible les eines de disseny actual per FPGA s’han complementat per afegir suport per construir arquitectures many-soft-core, proporcionar models de programació paral·lels i mètodes eficients per analitzar i optimitzar els dissenys. Per altra banda, es mostra com els mateixos mètodes es poden utilizar per desenvolupar un sistema de temps real i alts nivells de seguretat mitjançant l’aïllament de tasques en els diferents nuclis del sistema. |
| Description (Translated): | The latest advances on reconfigurable systems resulted in FPGA devices with enough resources to implement multiprocessing systems with more than 100 soft-cores on a single FPGA. In this thesis I present how to implement solutions based on such systems and I present two scenarios where those kind of sytems would be valuable. FPGAs are increasingly being used in HPC computing as they can bring higher energy efficiency than other alternative architectures such as CPUs or GPGPUs. However, the programmability barrier imposed by HDL languages is a serious drawback that limits their adoption. The recent introduction of OpenCL toolchains for FPGAs is a step towards destroying the barrier, but still produce application specific designs that cannot be reused for other general purpose computing unless the platform is reconfigured. Building many-soft-cores using simple hardware accelerators can bring performance and energy efficiency and still provide a general purpose system to be used for different applications. To make it possible the current FPGA toolchains has been complemented to add support for fast many-soft-core platform description, provide convenient parallel programming models, and efficient methods to optimize the designs. On the other hand I show how the same methods can be applied to implement a system using a task isolation approach to meet the requirements of a hard real-time safety critical system. |
| Τύπος εγγράφου: | Dissertation/Thesis |
| Περιγραφή αρχείου: | application/pdf |
| Γλώσσα: | English |
| ISBN: | 978-84-490-5975-9 84-490-5975-5 |
| Σύνδεσμος πρόσβασης: | http://hdl.handle.net/10803/369564 |
| Rights: | L'accés als continguts d'aquesta tesi queda condicionat a l'acceptació de les condicions d'ús establertes per la següent llicència Creative Commons: http://creativecommons.org/licenses/by-sa/3.0/es/ |
| Αριθμός Καταχώρησης: | edstdx.10803.369564 |
| Βάση Δεδομένων: | TDX |
| FullText | Text: Availability: 0 CustomLinks: – Url: http://hdl.handle.net/10803/369564# Name: EDS - TDX (ns324271) Category: fullText Text: View record in TDX |
|---|---|
| Header | DbId: edstdx DbLabel: TDX An: edstdx.10803.369564 RelevancyScore: 1308 AccessLevel: 3 PubType: Dissertation/ Thesis PubTypeId: dissertation PreciseRelevancyScore: 1308.27709960938 |
| IllustrationInfo | |
| Items | – Name: Title Label: Title Group: Ti Data: Scalable parallel architectures on reconfigurable platforms – Name: Author Label: Authors Group: Au Data: <searchLink fieldCode="AR" term="%22Castells+i+Rufas%2C+David%22">Castells i Rufas, David</searchLink> – Name: Author Label: Contributors Group: Au Data: University/Department: Universitat Autònoma de Barcelona. Departament de Microelectrònica i Sistemes Electrònics. – Name: Author Label: Thesis Advisors Group: Au Data: Carrabina i Bordoll, Jordi – Name: TitleSource Label: Source Group: Src Data: TDX (Tesis Doctorals en Xarxa) – Name: Publisher Label: Publisher Information Group: PubInfo Data: Universitat Autònoma de Barcelona, 2016. – Name: DatePubCY Label: Publication Year Group: Date Data: 2016 – Name: PhysDesc Label: Physical Description Group: PhysDesc Data: 217 p. – Name: Subject Label: Subject Terms Group: Su Data: <searchLink fieldCode="DE" term="%22FPGA%22">FPGA</searchLink><br /><searchLink fieldCode="DE" term="%22Multiprocessor%22">Multiprocessor</searchLink><br /><searchLink fieldCode="DE" term="%22Multiprocessador%22">Multiprocessador</searchLink><br /><searchLink fieldCode="DE" term="%22Parallel+programming%22">Parallel programming</searchLink><br /><searchLink fieldCode="DE" term="%22Programació+paral·lela%22">Programació paral·lela</searchLink><br /><searchLink fieldCode="DE" term="%22Tecnologies%22">Tecnologies</searchLink> – Name: Subject Label: Time Group: Su Data: 621.3 – Name: Abstract Label: Description Group: Ab Data: Els últims avenços en els sistemes reconfigurables han fet possible que les darreres famílies de FPGAs tinguin prou recursos per permetre la implementació de sistemes multiprocessadors utilitzant més de 100 nuclis (soft-core) en una única FPGA. En aquesta tesis presento com implementar solucions basades en aquests sistemes i dos escenaris on aquests sistemes tenen interès. Les FPGAs s’utilitzen cada vegada més en la computació d’altes prestacions ja que poden arribar a oferir més eficiència energètica que altres arquitectures com ara CPUs o GPGPUs. Tanmateix, la baixa programabilitat d’aquests sistemes, fruit de l’ús de llenguatges HDL és un inconvenient que limita la seva adopció. La introducció recent de fluxos de disseny per FPGA basats en OpenCL és un avenç per reduir la dificultat de programació, però malgrat tot, produeix arquitectures de propòsit específic que no poden reutilitzar-se per altres aplicacions a no ser que es reconfiguri la plataforma. Construint many-soft-cores que utilitzin acceleradors simples es poden aconseguir prestacions i eficiència energètica i tot i així, encara disposar d’un sistema útil per executar altres aplicacions. Per fer-ho possible les eines de disseny actual per FPGA s’han complementat per afegir suport per construir arquitectures many-soft-core, proporcionar models de programació paral·lels i mètodes eficients per analitzar i optimitzar els dissenys. Per altra banda, es mostra com els mateixos mètodes es poden utilizar per desenvolupar un sistema de temps real i alts nivells de seguretat mitjançant l’aïllament de tasques en els diferents nuclis del sistema. – Name: Abstract Label: Description (Translated) Group: Ab Data: The latest advances on reconfigurable systems resulted in FPGA devices with enough resources to implement multiprocessing systems with more than 100 soft-cores on a single FPGA. In this thesis I present how to implement solutions based on such systems and I present two scenarios where those kind of sytems would be valuable. FPGAs are increasingly being used in HPC computing as they can bring higher energy efficiency than other alternative architectures such as CPUs or GPGPUs. However, the programmability barrier imposed by HDL languages is a serious drawback that limits their adoption. The recent introduction of OpenCL toolchains for FPGAs is a step towards destroying the barrier, but still produce application specific designs that cannot be reused for other general purpose computing unless the platform is reconfigured. Building many-soft-cores using simple hardware accelerators can bring performance and energy efficiency and still provide a general purpose system to be used for different applications. To make it possible the current FPGA toolchains has been complemented to add support for fast many-soft-core platform description, provide convenient parallel programming models, and efficient methods to optimize the designs. On the other hand I show how the same methods can be applied to implement a system using a task isolation approach to meet the requirements of a hard real-time safety critical system. – Name: TypeDocument Label: Document Type Group: TypDoc Data: Dissertation/Thesis – Name: Format Label: File Description Group: SrcInfo Data: application/pdf – Name: Language Label: Language Group: Lang Data: English – Name: ISBN Label: ISBN Group: ISBN Data: 978-84-490-5975-9<br />84-490-5975-5 – Name: URL Label: Access URL Group: URL Data: <link linkTarget="URL" linkTerm="http://hdl.handle.net/10803/369564" linkWindow="_blank">http://hdl.handle.net/10803/369564</link> – Name: Copyright Label: Rights Group: Cpyrght Data: L'accés als continguts d'aquesta tesi queda condicionat a l'acceptació de les condicions d'ús establertes per la següent llicència Creative Commons: http://creativecommons.org/licenses/by-sa/3.0/es/ – Name: AN Label: Accession Number Group: ID Data: edstdx.10803.369564 |
| PLink | https://search.ebscohost.com/login.aspx?direct=true&site=eds-live&db=edstdx&AN=edstdx.10803.369564 |
| RecordInfo | BibRecord: BibEntity: Languages: – Text: English PhysicalDescription: Pagination: PageCount: 217 Subjects: – SubjectFull: FPGA Type: general – SubjectFull: Multiprocessor Type: general – SubjectFull: Multiprocessador Type: general – SubjectFull: Parallel programming Type: general – SubjectFull: Programació paral·lela Type: general – SubjectFull: Tecnologies Type: general Titles: – TitleFull: Scalable parallel architectures on reconfigurable platforms Type: main BibRelationships: HasContributorRelationships: – PersonEntity: Name: NameFull: Castells i Rufas, David IsPartOfRelationships: – BibEntity: Dates: – D: 08 M: 02 Type: published Y: 2016 Identifiers: – Type: isbn-print Value: 9788449059759 – Type: isbn-print Value: 8449059755 |
| ResultId | 1 |