Dissertation/ Thesis
Implementación hardware de un circuito derivador digital ; Implementació Hardware d'un circuit derivador digital
| Title: | Implementación hardware de un circuito derivador digital ; Implementació Hardware d'un circuit derivador digital |
|---|---|
| Authors: | Bareas Lara, Pablo |
| Contributors: | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Ferrer Arnau, Luis Jorge, Mon González, Juan |
| Publisher Information: | Universitat Politècnica de Catalunya |
| Publication Year: | 2015 |
| Collection: | Universitat Politècnica de Catalunya, BarcelonaTech: UPCommons - Global access to UPC knowledge |
| Subject Terms: | Àrees temàtiques de la UPC::Enginyeria electrònica, Digital electronics--Data processing, Signal processing--Digital techniques, Computer input-output equipment, Derivador, Digital, Implentación, Hardware, Bus, SPI, Diseño, PCB, Cubic, Splines, Algoritmo, Circuits digitals -- Disseny, Processament digital -- Tècniques digitals, Ordinadors -- Circuits, Ordinadors analògics, Tractament del senyal -- Tècniques digitals |
| Description: | El proyecto que se presenta a continuación, consiste en la implementación digital de dos algoritmos para la obtención de la derivada de señales analógicas. En primer lugar, se estudian los métodos de derivación basados en Ecuaciones Centradas y Cubic Splines. Una vez realizado el estudio de los métodos de derivación utilizados desde una vertiente teórica, se detalla el diseño de una placa de adquisición que permita trabajar con señales analógicas. Dicha placa se ha elaborado utilizando la herramienta de diseño Protel DXP con el objetivo de crear una interface Analógico-Digital entre las señales analógicas de entrada-salida y la FPGA utilizada para aplicar los dos métodos de derivación estudiados en el proyecto. La comunicación entre la placa de adquisición y la FPGA se establece a través de la implementación de un Bus de Comunicación SPI, el cual está divido en dos bloques, uno para la recepción de la señal de entrada y otro para la transmisión de la señal procesada. Así que en la FPGA, además de la implementación hardware de los dos algoritmos estudiados, también se han implementado los dos bloques necesarios para establecer la comunicación entre la placa de adquisición y la FPGA. Tanto la implementación hardware del Bus SPI como la de los algoritmos de derivación, se han realizado utilizando la herramienta ISE Project Navigator y el lenguaje de descripción hardware VHDL. Finalmente, una vez comprobado el correcto funcionamiento de ambos algoritmos, se procede a hacer una comparación experimental entre ellos mediante la derivación de señales senoidales de diferentes frecuencias. Esta comparación va a permitir evaluar, dependiendo del error cometido respecto el comportamiento ideal, cuál de los algoritmos diseñados es major para la obtención de la derivada de la señal de entrada, en función de la relación entre la frecuencia de la señal de entrada y la frecuencia de muestreo utilizada |
| Document Type: | bachelor thesis |
| File Description: | application/pdf |
| Language: | Spanish; Castilian |
| Relation: | https://hdl.handle.net/2117/88700 |
| Availability: | https://hdl.handle.net/2117/88700 |
| Rights: | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ ; Open Access |
| Accession Number: | edsbas.D580D30E |
| Database: | BASE |
Be the first to leave a comment!