Dissertation/ Thesis
Προβολή σε EDS

Empirical analysis of coherence for MPSoCs in avionics embedded critical systems

Λεπτομέρειες βιβλιογραφικής εγγραφής
Τίτλος: Empirical analysis of coherence for MPSoCs in avionics embedded critical systems
Συγγραφείς: Sarraseca Julian, Marcel, Universitat Autònoma de Barcelona. Escola d'Enginyeria
Συνεισφορές: Moure, Juan C
Έτος έκδοσης: 2022
Συλλογή: Universitat Autònoma de Barcelona: Dipòsit Digital de Documents de la UAB
Θεματικοί όροι: Sistema multiprocessador en xip, MPSoC, NXP, T2080, Protocol de coherència de memòria cau, PMC, Assemblador, Write-Through, Store Gather Buffer, Nivell de coherència l2, Aviònica, Garantia de nivell dal, Sistemes integrats crítics, Sistema multiprocesador en chip, Protocolo de coherencia de caché, Ensamblador, Nivel de coherencia l2, Aviónica, Garantía de nivel dal, Sistemas integrados críticos, Multi-Processors System on Chip, Cache Coherence Protocol, PMCs, Assembler, L2 coherence level, Avionics, DAL level assurance, Critical embedded systems
Περιγραφή: L'adopció de MPSoC complexos en sistemes crítics integrats en aviònica obliga a una anàlisi detallada de la seva arquitectura i comportament per facilitar la certificació. Aquesta anàlisi es veu obstaculitzada per la documentació insuficient i el comportament poc evident d'algunes característiques clau del maquinari. Concretament, l'objectiu d'aquest treball és el protocol de coherència de la memòria cau de MPSoC T2080 NXP perquè aquesta és una de les millors maneres d'accelerar l'intercanvi de dades. L'anàlisi del protocol de coherència de la memòria cau consisteix a fer hipòtesis amb el comportament esperat. Aleshores, amb els resultats dels experiments empírics, podem acceptar, negar o modificar la hipòtesi inicial. ; The adoption of complex MPSoCs in avionics embedded critical systems mandates a detailed analysis of their architecture and behavior to facilitate certification. This analysis is hindered by insufficient documentation and the unobvious behavior of some key hardware features. Specifically, the target of this work is the cache coherence protocol of MPSoC T2080 NXP because this is one of the best ways to accelerate the data exchanges. The analysis of the cache coherence protocol consists in making hypotheses with expected behavior. Then with the results of the empirical experiments, we can accept, deny, or modify the initial hypothesis. ; La adopción de MPSoC complejos en sistemas críticos integrados de aviónica exige un análisis detallado de su arquitectura y comportamiento para facilitar la certificación. Este análisis se ve obstaculizado por la documentación insuficiente y el comportamiento poco obvio de algunas características clave del hardware. Específicamente, el objeto de estudio de este trabajo es el protocolo de coherencia de caché del MPSoC T2080 NXP porque esta es una de las mejores formas de acelerar el intercambio de datos. El análisis del protocolo de coherencia de caché consiste en realizar hipótesis con el comportamiento esperado. Luego, con los resultados de los experimentos ...
Τύπος εγγράφου: thesis
Περιγραφή αρχείου: application/pdf
Γλώσσα: Catalan; Valencian
Relation: https://ddd.uab.cat/record/264221; urn:oai:ddd.uab.cat:264221; urn:tfgcv:129413
Διαθεσιμότητα: https://ddd.uab.cat/record/264221
Rights: open access ; Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades. ; https://creativecommons.org/licenses/by-nc-nd/4.0/
Αριθμός Καταχώρησης: edsbas.86233D74
Βάση Δεδομένων: BASE
FullText Text:
  Availability: 0
CustomLinks:
  – Url: https://ddd.uab.cat/record/264221#
    Name: EDS - BASE (ns324271)
    Category: fullText
    Text: View record from BASE
Header DbId: edsbas
DbLabel: BASE
An: edsbas.86233D74
RelevancyScore: 842
AccessLevel: 3
PubType: Dissertation/ Thesis
PubTypeId: dissertation
PreciseRelevancyScore: 842.276306152344
IllustrationInfo
Items – Name: Title
  Label: Title
  Group: Ti
  Data: Empirical analysis of coherence for MPSoCs in avionics embedded critical systems
– Name: Author
  Label: Authors
  Group: Au
  Data: <searchLink fieldCode="AR" term="%22Sarraseca+Julian%2C+Marcel%22">Sarraseca Julian, Marcel</searchLink><br /><searchLink fieldCode="AR" term="%22Universitat+Autònoma+de+Barcelona%2E+Escola+d'Enginyeria%22">Universitat Autònoma de Barcelona. Escola d'Enginyeria</searchLink>
– Name: Author
  Label: Contributors
  Group: Au
  Data: Moure, Juan C
– Name: DatePubCY
  Label: Publication Year
  Group: Date
  Data: 2022
– Name: Subset
  Label: Collection
  Group: HoldingsInfo
  Data: Universitat Autònoma de Barcelona: Dipòsit Digital de Documents de la UAB
– Name: Subject
  Label: Subject Terms
  Group: Su
  Data: <searchLink fieldCode="DE" term="%22Sistema+multiprocessador+en+xip%22">Sistema multiprocessador en xip</searchLink><br /><searchLink fieldCode="DE" term="%22MPSoC%22">MPSoC</searchLink><br /><searchLink fieldCode="DE" term="%22NXP%22">NXP</searchLink><br /><searchLink fieldCode="DE" term="%22T2080%22">T2080</searchLink><br /><searchLink fieldCode="DE" term="%22Protocol+de+coherència+de+memòria+cau%22">Protocol de coherència de memòria cau</searchLink><br /><searchLink fieldCode="DE" term="%22PMC%22">PMC</searchLink><br /><searchLink fieldCode="DE" term="%22Assemblador%22">Assemblador</searchLink><br /><searchLink fieldCode="DE" term="%22Write-Through%22">Write-Through</searchLink><br /><searchLink fieldCode="DE" term="%22Store+Gather+Buffer%22">Store Gather Buffer</searchLink><br /><searchLink fieldCode="DE" term="%22Nivell+de+coherència+l2%22">Nivell de coherència l2</searchLink><br /><searchLink fieldCode="DE" term="%22Aviònica%22">Aviònica</searchLink><br /><searchLink fieldCode="DE" term="%22Garantia+de+nivell+dal%22">Garantia de nivell dal</searchLink><br /><searchLink fieldCode="DE" term="%22Sistemes+integrats+crítics%22">Sistemes integrats crítics</searchLink><br /><searchLink fieldCode="DE" term="%22Sistema+multiprocesador+en+chip%22">Sistema multiprocesador en chip</searchLink><br /><searchLink fieldCode="DE" term="%22Protocolo+de+coherencia+de+caché%22">Protocolo de coherencia de caché</searchLink><br /><searchLink fieldCode="DE" term="%22Ensamblador%22">Ensamblador</searchLink><br /><searchLink fieldCode="DE" term="%22Nivel+de+coherencia+l2%22">Nivel de coherencia l2</searchLink><br /><searchLink fieldCode="DE" term="%22Aviónica%22">Aviónica</searchLink><br /><searchLink fieldCode="DE" term="%22Garantía+de+nivel+dal%22">Garantía de nivel dal</searchLink><br /><searchLink fieldCode="DE" term="%22Sistemas+integrados+críticos%22">Sistemas integrados críticos</searchLink><br /><searchLink fieldCode="DE" term="%22Multi-Processors+System+on+Chip%22">Multi-Processors System on Chip</searchLink><br /><searchLink fieldCode="DE" term="%22Cache+Coherence+Protocol%22">Cache Coherence Protocol</searchLink><br /><searchLink fieldCode="DE" term="%22PMCs%22">PMCs</searchLink><br /><searchLink fieldCode="DE" term="%22Assembler%22">Assembler</searchLink><br /><searchLink fieldCode="DE" term="%22L2+coherence+level%22">L2 coherence level</searchLink><br /><searchLink fieldCode="DE" term="%22Avionics%22">Avionics</searchLink><br /><searchLink fieldCode="DE" term="%22DAL+level+assurance%22">DAL level assurance</searchLink><br /><searchLink fieldCode="DE" term="%22Critical+embedded+systems%22">Critical embedded systems</searchLink>
– Name: Abstract
  Label: Description
  Group: Ab
  Data: L'adopció de MPSoC complexos en sistemes crítics integrats en aviònica obliga a una anàlisi detallada de la seva arquitectura i comportament per facilitar la certificació. Aquesta anàlisi es veu obstaculitzada per la documentació insuficient i el comportament poc evident d'algunes característiques clau del maquinari. Concretament, l'objectiu d'aquest treball és el protocol de coherència de la memòria cau de MPSoC T2080 NXP perquè aquesta és una de les millors maneres d'accelerar l'intercanvi de dades. L'anàlisi del protocol de coherència de la memòria cau consisteix a fer hipòtesis amb el comportament esperat. Aleshores, amb els resultats dels experiments empírics, podem acceptar, negar o modificar la hipòtesi inicial. ; The adoption of complex MPSoCs in avionics embedded critical systems mandates a detailed analysis of their architecture and behavior to facilitate certification. This analysis is hindered by insufficient documentation and the unobvious behavior of some key hardware features. Specifically, the target of this work is the cache coherence protocol of MPSoC T2080 NXP because this is one of the best ways to accelerate the data exchanges. The analysis of the cache coherence protocol consists in making hypotheses with expected behavior. Then with the results of the empirical experiments, we can accept, deny, or modify the initial hypothesis. ; La adopción de MPSoC complejos en sistemas críticos integrados de aviónica exige un análisis detallado de su arquitectura y comportamiento para facilitar la certificación. Este análisis se ve obstaculizado por la documentación insuficiente y el comportamiento poco obvio de algunas características clave del hardware. Específicamente, el objeto de estudio de este trabajo es el protocolo de coherencia de caché del MPSoC T2080 NXP porque esta es una de las mejores formas de acelerar el intercambio de datos. El análisis del protocolo de coherencia de caché consiste en realizar hipótesis con el comportamiento esperado. Luego, con los resultados de los experimentos ...
– Name: TypeDocument
  Label: Document Type
  Group: TypDoc
  Data: thesis
– Name: Format
  Label: File Description
  Group: SrcInfo
  Data: application/pdf
– Name: Language
  Label: Language
  Group: Lang
  Data: Catalan; Valencian
– Name: NoteTitleSource
  Label: Relation
  Group: SrcInfo
  Data: https://ddd.uab.cat/record/264221; urn:oai:ddd.uab.cat:264221; urn:tfgcv:129413
– Name: URL
  Label: Availability
  Group: URL
  Data: https://ddd.uab.cat/record/264221
– Name: Copyright
  Label: Rights
  Group: Cpyrght
  Data: open access ; Aquest document està subjecte a una llicència d'ús Creative Commons. Es permet la reproducció total o parcial, la distribució, i la comunicació pública de l'obra, sempre que no sigui amb finalitats comercials, i sempre que es reconegui l'autoria de l'obra original. No es permet la creació d'obres derivades. ; https://creativecommons.org/licenses/by-nc-nd/4.0/
– Name: AN
  Label: Accession Number
  Group: ID
  Data: edsbas.86233D74
PLink https://search.ebscohost.com/login.aspx?direct=true&site=eds-live&db=edsbas&AN=edsbas.86233D74
RecordInfo BibRecord:
  BibEntity:
    Languages:
      – Text: Catalan; Valencian
    Subjects:
      – SubjectFull: Sistema multiprocessador en xip
        Type: general
      – SubjectFull: MPSoC
        Type: general
      – SubjectFull: NXP
        Type: general
      – SubjectFull: T2080
        Type: general
      – SubjectFull: Protocol de coherència de memòria cau
        Type: general
      – SubjectFull: PMC
        Type: general
      – SubjectFull: Assemblador
        Type: general
      – SubjectFull: Write-Through
        Type: general
      – SubjectFull: Store Gather Buffer
        Type: general
      – SubjectFull: Nivell de coherència l2
        Type: general
      – SubjectFull: Aviònica
        Type: general
      – SubjectFull: Garantia de nivell dal
        Type: general
      – SubjectFull: Sistemes integrats crítics
        Type: general
      – SubjectFull: Sistema multiprocesador en chip
        Type: general
      – SubjectFull: Protocolo de coherencia de caché
        Type: general
      – SubjectFull: Ensamblador
        Type: general
      – SubjectFull: Nivel de coherencia l2
        Type: general
      – SubjectFull: Aviónica
        Type: general
      – SubjectFull: Garantía de nivel dal
        Type: general
      – SubjectFull: Sistemas integrados críticos
        Type: general
      – SubjectFull: Multi-Processors System on Chip
        Type: general
      – SubjectFull: Cache Coherence Protocol
        Type: general
      – SubjectFull: PMCs
        Type: general
      – SubjectFull: Assembler
        Type: general
      – SubjectFull: L2 coherence level
        Type: general
      – SubjectFull: Avionics
        Type: general
      – SubjectFull: DAL level assurance
        Type: general
      – SubjectFull: Critical embedded systems
        Type: general
    Titles:
      – TitleFull: Empirical analysis of coherence for MPSoCs in avionics embedded critical systems
        Type: main
  BibRelationships:
    HasContributorRelationships:
      – PersonEntity:
          Name:
            NameFull: Sarraseca Julian, Marcel
      – PersonEntity:
          Name:
            NameFull: Universitat Autònoma de Barcelona. Escola d'Enginyeria
      – PersonEntity:
          Name:
            NameFull: Moure, Juan C
    IsPartOfRelationships:
      – BibEntity:
          Dates:
            – D: 01
              M: 01
              Type: published
              Y: 2022
          Identifiers:
            – Type: issn-locals
              Value: edsbas
            – Type: issn-locals
              Value: edsbas.oa
ResultId 1