Academic Journal
Разработка и исследование программно-аппаратного комплекса шифрования по алгоритму present для решения задач малоресурсной криптографии
| Τίτλος: | Разработка и исследование программно-аппаратного комплекса шифрования по алгоритму present для решения задач малоресурсной криптографии |
|---|---|
| Πηγή: | Известия Южного федерального университета. Технические науки. |
| Στοιχεία εκδότη: | Федеральное государственное автономное образовательное учреждение высшего профессионального образования «Южный федеральный университет», 2014. |
| Έτος έκδοσης: | 2014 |
| Θεματικοί όροι: | ШИФР, МАЛОРЕСУРСНАЯ КРИПТОГРАФИЯ, ИНТЕРНЕТ ВЕЩЕЙ, ПЛИС, SYSTEM ON CHIP (FAPGA) |
| Περιγραφή: | Приведены результаты исследования одного из современных методов малоресурсной криптографии блочного шифра PRESENT, а также некоторые практические результаты для программного решения и аппаратного модуля, выполненного в качестве отдельного устройства на базе программируемых логических интегральных схем (ПЛИС). Как показал анализ полученного решения, максимально допустимая частота работы схемы алгоритма для такой системы на кристалле определяется максимально допустимой частой тактирования ПЛИС и составляет 160 МГц, количество задействованных логических элементов составляет 297, количество задействованных блоков памяти 0. Аппаратное решение алгоритма было выполнено для ПЛИС фирмы ALTERA Cyclone II EP2C20F484C7 с рабочими частотами 27, 50 и 100 МГц. Следует также упомянуть, что программное решение также адаптировано для технологии.NET Micro Framework и может применяться в 32и 64-разрядных микроконтроллерах с архитектурой ARM7, ARM9 и Blackfin. Таким образом, получен ряд практически значимых результатов: проведено исследование алгоритма PRESENT, рассчитана трудоемкость, получено программное решение, достаточно эффективное для применения во встраиваемых устройствах, а также синтезирован аппаратный блок для системы на кристалле, удовлетворяющий всем требованиям малоресурсной криптографии, выполнена его отладка, моделирование и проведены необходимые эксперименты, доказавшие его работоспособность, эффективность и возможность применения на практике. Описаны тонкости аппаратной реализации конфигурационного проекта, S-блока, а также приведены числовые характеристики разработанного вычислительного ядра. This article presents the results of the block cipher PRESENT overview, as well as some practical results for software solutions and hardware modules, configured as a single FPGA device. The analysis of developed solution showed that maximum frequency of this algorithm implementation depends on maximum frequency of FPGA IC, uses 297 logical elements and 0 memory blocks. Hardware description of algorithm was implemented in Altera Cyclone II EP2C20F484C7 with 27, 50 and 100 MHz duty frequencies. In addition to hardware description of PRESENT, software implementation was developed and adapted for.NET Micro Framework technology. This software implementation can be used in 32and 64-bit microprocessors and microcontrollers such as ARM7, ARM9 and Blackfin. As the result of this work, we have developed hardware and software definition of the PRESENT cipher and got synthesizable implementations, which meet requirements of lightweight cryptography and can be effectively used in different software and hardware applications such as RFID systems. Moreover, describes the hardware implementation of the subtleties of the project configuration, S-block, and also provides the numerical characteristics of the developed coprocessor core. |
| Τύπος εγγράφου: | Article |
| Περιγραφή αρχείου: | text/html |
| Γλώσσα: | Russian |
| ISSN: | 1999-9429 |
| Σύνδεσμος πρόσβασης: | http://cyberleninka.ru/article/n/razrabotka-i-issledovanie-programmno-apparatnogo-kompleksa-shifrovaniya-po-algoritmu-present-dlya-resheniya-zadach-maloresursnoy http://cyberleninka.ru/article_covers/15550823.png |
| Αριθμός Καταχώρησης: | edsair.od......2806..c20bf2380b87eabe81c5718e54be64e4 |
| Βάση Δεδομένων: | OpenAIRE |
| FullText | Text: Availability: 0 CustomLinks: – Url: https://explore.openaire.eu/search/publication?articleId=od______2806%3A%3Ac20bf2380b87eabe81c5718e54be64e4 Name: EDS - OpenAIRE (ns324271) Category: fullText Text: View record at OpenAIRE |
|---|---|
| Header | DbId: edsair DbLabel: OpenAIRE An: edsair.od......2806..c20bf2380b87eabe81c5718e54be64e4 RelevancyScore: 769 AccessLevel: 3 PubType: Academic Journal PubTypeId: academicJournal PreciseRelevancyScore: 769.473876953125 |
| IllustrationInfo | |
| Items | – Name: Title Label: Title Group: Ti Data: Разработка и исследование программно-аппаратного комплекса шифрования по алгоритму present для решения задач малоресурсной криптографии – Name: TitleSource Label: Source Group: Src Data: <i>Известия Южного федерального университета. Технические науки</i>. – Name: Publisher Label: Publisher Information Group: PubInfo Data: Федеральное государственное автономное образовательное учреждение высшего профессионального образования «Южный федеральный университет», 2014. – Name: DatePubCY Label: Publication Year Group: Date Data: 2014 – Name: Subject Label: Subject Terms Group: Su Data: <searchLink fieldCode="DE" term="%22ШИФР%2C+МАЛОРЕСУРСНАЯ+КРИПТОГРАФИЯ%2C+ИНТЕРНЕТ+ВЕЩЕЙ%2C+ПЛИС%2C+SYSTEM+ON+CHIP+%28FAPGA%29%22">ШИФР, МАЛОРЕСУРСНАЯ КРИПТОГРАФИЯ, ИНТЕРНЕТ ВЕЩЕЙ, ПЛИС, SYSTEM ON CHIP (FAPGA)</searchLink> – Name: Abstract Label: Description Group: Ab Data: Приведены результаты исследования одного из современных методов малоресурсной криптографии блочного шифра PRESENT, а также некоторые практические результаты для программного решения и аппаратного модуля, выполненного в качестве отдельного устройства на базе программируемых логических интегральных схем (ПЛИС). Как показал анализ полученного решения, максимально допустимая частота работы схемы алгоритма для такой системы на кристалле определяется максимально допустимой частой тактирования ПЛИС и составляет 160 МГц, количество задействованных логических элементов составляет 297, количество задействованных блоков памяти 0. Аппаратное решение алгоритма было выполнено для ПЛИС фирмы ALTERA Cyclone II EP2C20F484C7 с рабочими частотами 27, 50 и 100 МГц. Следует также упомянуть, что программное решение также адаптировано для технологии.NET Micro Framework и может применяться в 32и 64-разрядных микроконтроллерах с архитектурой ARM7, ARM9 и Blackfin. Таким образом, получен ряд практически значимых результатов: проведено исследование алгоритма PRESENT, рассчитана трудоемкость, получено программное решение, достаточно эффективное для применения во встраиваемых устройствах, а также синтезирован аппаратный блок для системы на кристалле, удовлетворяющий всем требованиям малоресурсной криптографии, выполнена его отладка, моделирование и проведены необходимые эксперименты, доказавшие его работоспособность, эффективность и возможность применения на практике. Описаны тонкости аппаратной реализации конфигурационного проекта, S-блока, а также приведены числовые характеристики разработанного вычислительного ядра.<br />This article presents the results of the block cipher PRESENT overview, as well as some practical results for software solutions and hardware modules, configured as a single FPGA device. The analysis of developed solution showed that maximum frequency of this algorithm implementation depends on maximum frequency of FPGA IC, uses 297 logical elements and 0 memory blocks. Hardware description of algorithm was implemented in Altera Cyclone II EP2C20F484C7 with 27, 50 and 100 MHz duty frequencies. In addition to hardware description of PRESENT, software implementation was developed and adapted for.NET Micro Framework technology. This software implementation can be used in 32and 64-bit microprocessors and microcontrollers such as ARM7, ARM9 and Blackfin. As the result of this work, we have developed hardware and software definition of the PRESENT cipher and got synthesizable implementations, which meet requirements of lightweight cryptography and can be effectively used in different software and hardware applications such as RFID systems. Moreover, describes the hardware implementation of the subtleties of the project configuration, S-block, and also provides the numerical characteristics of the developed coprocessor core. – Name: TypeDocument Label: Document Type Group: TypDoc Data: Article – Name: Format Label: File Description Group: SrcInfo Data: text/html – Name: Language Label: Language Group: Lang Data: Russian – Name: ISSN Label: ISSN Group: ISSN Data: 1999-9429 – Name: URL Label: Access URL Group: URL Data: <link linkTarget="URL" linkTerm="http://cyberleninka.ru/article/n/razrabotka-i-issledovanie-programmno-apparatnogo-kompleksa-shifrovaniya-po-algoritmu-present-dlya-resheniya-zadach-maloresursnoy" linkWindow="_blank">http://cyberleninka.ru/article/n/razrabotka-i-issledovanie-programmno-apparatnogo-kompleksa-shifrovaniya-po-algoritmu-present-dlya-resheniya-zadach-maloresursnoy</link><br /><link linkTarget="URL" linkTerm="http://cyberleninka.ru/article_covers/15550823.png" linkWindow="_blank">http://cyberleninka.ru/article_covers/15550823.png</link> – Name: AN Label: Accession Number Group: ID Data: edsair.od......2806..c20bf2380b87eabe81c5718e54be64e4 |
| PLink | https://search.ebscohost.com/login.aspx?direct=true&site=eds-live&db=edsair&AN=edsair.od......2806..c20bf2380b87eabe81c5718e54be64e4 |
| RecordInfo | BibRecord: BibEntity: Languages: – Text: Russian Subjects: – SubjectFull: ШИФР, МАЛОРЕСУРСНАЯ КРИПТОГРАФИЯ, ИНТЕРНЕТ ВЕЩЕЙ, ПЛИС, SYSTEM ON CHIP (FAPGA) Type: general Titles: – TitleFull: Разработка и исследование программно-аппаратного комплекса шифрования по алгоритму present для решения задач малоресурсной криптографии Type: main BibRelationships: IsPartOfRelationships: – BibEntity: Dates: – D: 01 M: 01 Type: published Y: 2014 Identifiers: – Type: issn-print Value: 19999429 – Type: issn-locals Value: edsair – Type: issn-locals Value: edsairFT Titles: – TitleFull: Известия Южного федерального университета. Технические науки Type: main |
| ResultId | 1 |