Εμφανίζονται 1 - 20 Αποτελέσματα από 31 για την αναζήτηση '"перепроектирование"', χρόνος αναζήτησης: 0,65δλ Περιορισμός αποτελεσμάτων
  1. 1
    Academic Journal

    Πηγή: Informatics; Том 22, № 1 (2025); 27-39 ; Информатика; Том 22, № 1 (2025); 27-39 ; 2617-6963 ; 1816-0301

    Περιγραφή αρχείου: application/pdf

    Relation: https://inf.grid.by/jour/article/view/1326/1123; Baker, R. J. CMOS Circuit Design, Layout, and Simulation / R. J. Baker. – Third ed. – Wiley-IEEE Press, 2010. – 1214 p.; Hunt, V. D. Reengineering: Leveraging the Power of Integrated Product Development / V. D. Hunt. – Wiley, 1993. – 283 p.; Черемисинов, Д. И. Извлечение сети логических элементов из КМОП-схемы транзисторного уровня / Д. И. Черемисинов, Л. Д. Черемисинова // Микроэлектроника. – 2019. – Т. 48, № 3. – С. 224–234. – DOI:10.1134/S0544126919030037.; Yang, L. FROSTY: A program for fast extraction of high-level structural representation from circuit description for industrial CMOS circuits / L. Yang, C.-J. R. Shi // Integration the VLSI Journal. – 2006. – Vol. 39, no 4. – P. 311–339.; Ajayi, T. Toward an open-source digital flow: First learnings from the OpenROAD project / T. Ajayi, V. A. Chhabria, M. Fogaça [et al.] // Proc. of the 56th Annual Design Automation Conf. (DAC '19), Las Vegas, NV, USA, 02–06 June 2019. – Las Vegas, 2019. – Article 76. – P. 1–4.; Wolf, C. Yosys – a free verilog synthesis suite / C. Wolf, J. Glaser, J. Kepler // Proc. of the 21st Austrian Workshop on Microelectronics (Austrochip 2013), Linz, Austria, 10 Oct. 2013. – Linz, 2013. – URL: https://yosyshq.net/yosys/files/yosys-austrochip2013.pdf (date of access: 10.01.2025).; Ghazy, A. A. OpenLANE: The Open-Source Digital ASIC Implementation Flow / A. A. Ghazy, M. Shalan. – URL: https://woset-workshop.github.io/PDFs/2020/a21.pdf (date of access: 10.01.2025).; Бибило, П. Н. Логическое проектирование дискретных устройств с использованием продукционно-фреймовой модели представления знаний / П. Н. Бибило, В. И. Романов. – Минск : Беларус. навука, 2011. – 279 с.; Система логического проектирования функциональных блоков заказных КМОП СБИС с пониженным энергопотреблением / П. Н. Бибило, Н. А. Авдеев, С. Н. Кардаш [и др.] // Микроэлектроника. – 2018. – Т. 47, № 1. – С. 71–87.; Черемисинов, Д. И. Анализ и преобразование структурных описаний СБИС / Д. И. Черемисинов. – Минск : Беларус. навука, 2006. – 275 с.; Черемисинов, Д. И. Извлечение логических сетей при декомпиляции описаний КМОП-схем на уровне транзисторов / Д. И. Черемисинов, Л. Д. Черемисинова // Информатика. – 2024. − Т. 21, № 3. – С. 23–38.; https://inf.grid.by/jour/article/view/1326

  2. 2
  3. 3
  4. 4
  5. 5
    Academic Journal

    Πηγή: Informatics; Том 18, № 4 (2021); 96-107 ; Информатика; Том 18, № 4 (2021); 96-107 ; 2617-6963 ; 1816-0301

    Περιγραφή αρχείου: application/pdf

    Relation: https://inf.grid.by/jour/article/view/1168/1012; Cheremisinov, D. I. Extracting a logic gate network from a transistor-level CMOS circuit / D. I. Cheremisinov, L. D. Cheremisinova // Russian Microelectronics. – 2019. – Vol. 48, no. 3. – P. 187–196. https://doi.org/10.1134/S0544126919030037; Abadir, M. S. An improved layout verification algorithm (LAVA) / M. S. Abadir, J. Ferguson // Proc. of the European Design Automation Conf., Glasgow, UK, 12–15 March 1990. – Glasgow, 1990. – P. 391–395.; Kundu, S. GateMaker: A transistor to gate level model extractor for simulation, automatic test pattern generation and verification / S. Kundu // Proc. of the Intern. Test Conf., Washington, DC, USA, 18–23 Oct. 1998. – Washington, 1998. – P. 372–381.; Hunt, V. D. Reengineering: Leveraging the Power of Integrated Product Development / V. D. Hunt. – Wiley, 1993. – 283 p.; Framework for simulation of the Verilog/SPICE mixed model: Interoperation of Verilog and SPICE simulators using HLA/RTI for model reusability / M. G. Seok [et al.] // 22nd Intern. Conf. on Very Large Scale Integration (VLSI-SoC), Playa del Garmen, Mexico, 6–8 Oct. 2014. – Playa del Garmen, 2014. – P. 1–6.; Белоус, А. И. Основы кибербезопасности. Стандарты, концепции, методы и средства обеспечения / А. И. Белоус, В. А. Солодуха. – М. : Техносфера, 2021. – 482 с.; Zhang, T. A comprehensive FPGA reverse engineering tool-chain: From bitstream to RTL code / T. Zhang, L. Wang // IEEE Access. – 2019. – Vol. 7. – P. 38379–38389. https://doi.org/10.1109/ACCESS.2019.2901949; Rabaev, J. M. Digital Integrated Circuits / J. M. Rabaev, A. Chandrakasan, B. Nikolic. – Prentice Hall Press, 2008. – 702 p.; Bushnell, M. Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI / M. Bushnell, V. Agrawal. – Springer Science & Business Media, 2006. – 690 p.; Черемисинова, Л. Д. Синтез и оптимизация комбинационных структур СБИС / Л. Д. Черемисинова. – Минск : ОИПИ НАН Беларуси, 2005. – 235 с.; https://inf.grid.by/jour/article/view/1168

  6. 6
  7. 7
  8. 8
  9. 9
    Academic Journal

    Συγγραφείς: E. Erikenova, Э. М. Эрикенова

    Πηγή: Vestnik Universiteta; № 7-8 (2016); 54-59 ; Вестник университета; № 7-8 (2016); 54-59 ; 2686-8415 ; 1816-4277

    Περιγραφή αρχείου: application/pdf

    Relation: https://vestnik.guu.ru/jour/article/view/305/1320; Асаул, А.Н. Управление высшим учебным заведением в условиях инновационной экономики / А. Н. Асаул, Б. М. Карпов. - СПб. : Гуманистика, 2007. - 280с. - ISBN 5-86050-284-2.; Основы менеджмента / Под ред. Афоничкина А. И. - СПб. : Питер, 2007. - 521 с. - ISBN 978-5-469-00913-9.; Спорн, Б. Адаптивные университеты: реф. моногр. / Б. Спорн. - М., 2004.; Теория систем и системный анализ в управлении организациями: ТЗЗ Справочник: учеб. пособие / Под ред. В.Н. Волковой и А.А. Емельянова. - М. : Финансы и статистика, 2006. - 848 с. - ISBN 5-279-02933-5.; https://vestnik.guu.ru/jour/article/view/305

    Διαθεσιμότητα: https://vestnik.guu.ru/jour/article/view/305

  10. 10
    Academic Journal

    Πηγή: Scientific Bulletin of UNFU; Том 25 № 7 (2015): Науковий вісник НЛТУ України. Серія економічна; 66-70 ; Научный вестник НЛТУ Украины; Том 25 № 7 (2015): Научный Вестник НЛТУ Украины. Серия Экономика; 66-70 ; Scientific Bulletin of UNFU; Vol 25 No 7 (2015): Scientific Bulletin of UNFU. Economic Series; 66-70 ; 2519-2477 ; 1994-7836 ; 10.15421/40250700

  11. 11
  12. 12
  13. 13
  14. 14
  15. 15
  16. 16
  17. 17
  18. 18
  19. 19
  20. 20