Fault-tolerant self-timed counters ; Сбоеустойчивые самосинхронные счетчики

Συγγραφείς: A. A. Zatsarinnyy, Yu. A. Stepchenkov, Yu. G. Diachenko, D. V. Khilko, G. A. Orlov, D. Yu. Diachenko, А. А. Зацаринный, Ю. А. Степченков, Ю. Г. Дьяченко, Д. В. Хилько, Г. А. Орлов, Д. Ю. Дьяченко

Συνεισφορές: The study was carried out within the framework of a grant from the Russian Science Foundation (project No. 22-19-00237)., Исследование выполнено в рамках гранта Российского научного фонда (проект № 22-19-00237).

Πηγή: Izvestiya Vysshikh Uchebnykh Zavedenii. Materialy Elektronnoi Tekhniki = Materials of Electronics Engineering; Том 27, № 2 (2024); 125-131 ; Известия высших учебных заведений. Материалы электронной техники; Том 27, № 2 (2024); 125-131 ; 2413-6387 ; 1609-3577

Θεματικοί όροι: самосинхронные схемы, логический сбой, двоичный счетчик, сбоеустойчивость, бифазный сигнал, индикация, DICE, Quatro, soft error, binary counter, fault-tolerance, bi-phase signal

Περιγραφή αρχείου: application/pdf

Relation: https://met.misis.ru/jour/article/view/588/458; Викторова В.C., Лубков Н.В., Степанянц А.С. Анализ надежности отказоустойчивых управляющих вычислительных систем. М.: ИПУ РАН; 2016. 117 с.; Артемов А.Д., Данилин Ю.И., Курышев А.В. и др. Функционирование БИС после протонного и нейтронного воздействий. Вопросы атомной науки и техники. Сер. Физика радиационного воздействия на радиоэлектронную аппаратуру. 2019; (4): 50—56.; Шавеньков Н.К. Основы теории информации и кодирования. М.: Изд-во МИИГАиК; 2019. 126 с.; Song W., Zhang G. Fault-tolerant asynchronous circuits. In : Asynchronous on-chip networks and fault-tolerant techniques. CRC Press; 2022. 58 p. https://doi.org/10.1201/9781003284789-5; Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Плеханов Л.П. Отказоустойчивые самосинхронные схемы. В: Материалы IV Междунар. конф. «Математическое моделирование в материаловедении электронных компонентов». ММMЭК-2022. 24–26 октября 2022 г., Москва, Россия. М.: МАКС Пресс; 2022. С. 176—178. https://doi.org/10.29003/m3103.ММMSEC-2022/176-178; Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors. Advances in Science, Technology and Engineering Systems Journal. 2020; 5(2): 44. https://doi.org/10.25046/aj050206; Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Сравнение сбоеустойчивых синхронных и самосинхронных схем. В: Материалы III Междунар. конф. «Математическое моделирование в материаловедении электронных компонентов». ММMЭК-2021. 25–27 октября 2021 г., Москва. М.: Макс Пресс; 2021. С. 154—156. https://doi.org/10.29003/m2498.ММMSEC-2021/154-156; Варшавский В.И., Кишиневский М., Мараховский В.Б., Песчанский В.А., Розенблюм Л.Я., Таубин А.Р., Цирлин Б.С. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах. М.: Наука; 1986. 400 с.; Ольчев С.И., Стенин В.Я. Двухфазные КМОП логические элементы с повышенной сбоеустойчивостью к воздействию отдельных ядерных частиц. Микроэлектроника. 2011; 40(3): 170—183.; Kumar S.S., Sundaram K., Padmanaban S., Holm-Nielsen J.B., Blaabjerg F. Flip-flop in 45 nm CMOS technology. IET Circuit Devices and Systems. 2021; 15(6): 571—580. https://doi.org/10.1049/cds2.12052; Danilov I.A., Gorbunov M.S., Shnaider A.I., Balbekov A.O., Rogatkin Y.B., Bobkov S.G. DICE-based Muller C-elements for soft error tolerant asynchronous ICs. In: Proc. 16th European conf. on radiation and its effects on components and systems (RADECS). 19–23 September 2016. Bremen, Germany. IEEE; 2016. P. 1—4. https://doi.org/10.1109/RADECS.2016.8093145; Mavis D., Eaton P. SEU and SET modeling and mitigation in deep submicron technologies. In: 2007 IEEE Inter. reliability physics symposium proceedings. 45th Annual. 15–19 April 2007. Phoenix, AZ, USA. IEEE; 2007. P. 293—305. https://doi.org/10.1109/RELPHY.2007.369907; https://met.misis.ru/jour/article/view/588

Διαθεσιμότητα: https://met.misis.ru/jour/article/view/588
https://doi.org/10.17073/1609-3577j.met202310.588

Методики моделирования воздействия ТЗЧ на ИС в маршруте проектирования: A Design Flow Compatible Simulation Techniques for the Heavy Ion Impact on the Integrated Circuit

Πηγή: Труды НИИСИ РАН. 10:4-13

Θεματικοί όροι: single event upset (SEU), частота сбоев (SER), single event transient (SET), одиночный переходный процесс (SET), soft error rate (SER), сбоеустойчивость, ТЗЧ, fault tolerance, 7. Clean energy, heavy ion, одиночный сбой (SEU)

Failure-tolerant synchronous and self-timed circuits comparison ; Сравнение сбоеустойчивых синхронных и самосинхронных схем

Συγγραφείς: A. A. Zatsarinny, Yu. A. Stepchenkov, Yu. G. Diachenko, Yu. V. Rogdestvenski, А. А. Зацаринный, Ю. А. Степченков, Ю. Г. Дьяченко, Ю. В. Рождественский

Συνεισφορές: The work was carried out within the framework of the state assignment No. 0063-2019-0010., Работа выполнена в рамках государственного задания № 0063-2019-0010.

Πηγή: Izvestiya Vysshikh Uchebnykh Zavedenii. Materialy Elektronnoi Tekhniki = Materials of Electronics Engineering; Том 24, № 4 (2021); 229-233 ; Известия высших учебных заведений. Материалы электронной техники; Том 24, № 4 (2021); 229-233 ; 2413-6387 ; 1609-3577 ; 10.17073/1609-3577-2021-4

Θεματικοί όροι: надежность, self-timedcircuit, softerror, failuretolerance, triple modular redundancy, duplication, reliability, самосинхронная схема, логический сбой, сбоеустойчивость, троирование, дублирование

Περιγραφή αρχείου: application/pdf

Relation: https://met.misis.ru/jour/article/view/474/389; Викторова В.C., Лубков Н.В., Степанянц А.С. Анализ надежности отказоустойчивых управляющих вычислительных систем. М.: Институт проблем управления РАН; 2016. 117 с. https://www.ipu.ru/sites/default/files/card_file/VLS.pdf (дата обращения: 08.06.2021).; Alagoz B.B. Boolean Logic with Fault Tolerant Coding. OncuBilim Algorithm and Systems Labs. 2009. V. 09, Art. No 03.; Dubrova E. Fault-tolerant design. KTH Royal Institute of Technology, Krista, Sweden, 2013, Springer, 185 p. https://doi.org/10.1007/978-1-4614-2113-9; Zakharov V., Stepchenkov Y., Diachenko Y., Rogdestvenski Y., Self-Timed Circuitry Retrospective. International Conference Engineering Technologies and Computer Science EnT. Moscow (Russia), 24–27 June 2020, pp. 58—64.; Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Fault-tolerance of self-timed circuits. 10th International Conference on Dependable Systems, Services, and Technologies (DESSERT), 2019. https://doi.org/10.1109/DESSERT.2019.8770047; Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors. Advances in Science, Technology and Engineering Systems Journal. 2020; 5(2): 44—56. https://doi.org/10.25046/aj050206; Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Самосинхронные схемы как база создания высоконадежных высокопроизводительных компьютеров следующего поколения. Материалы II Международной конференции «Математическое моделирование в материаловедении электронных компонентов» (ММMЭК–2020). 19–20 октября 2020, Москва. М.: МАКС Пресс; 2020: 114—116. https://doi.org/10.29003/m1535.MMMSEC-2020/114-116; Monnet Y., Renaudin M., Leveugle R. Hardening techniques against transient faults for asynchronous circuits. 11th IEEE International Conference: On-Line Testing Symposium, 2005. https://doi.org/10.1109/IOLTS.2005.30; Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Устойчивость самосинхронного конвейера к логическим сбоям в комбинационной части. Системы и средства информатики. 2020; (3(30)): 49—55. https://doi.org/10.14357/08696527200305; http://selftiming.ru/new/2020/12/07/ustojchivost-samosinhronnogo-konvejera-k-logicheskim-sboyam-v-kombinaczionnoj-chasti (дата обращения: 08.06.2021).; Соколов И.A., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Повышение сбоеустойчивости самосинхронных схем. Информатика и ее применения. 2020; 14(4): 63—68. https://doi.org/10.14357/19922264200409; http://selftiming.ru/new/2021/02/01/povyshenie-sboeustojchivosti-samosinhronnyh-shem (дата обращения: 08.06.2021).; https://met.misis.ru/jour/article/view/474

Διαθεσιμότητα: https://met.misis.ru/jour/article/view/474
https://doi.org/10.17073/1609-3577-2021-4-229-233

Особенности разработки троированной СБИС по технологии 65нм

Πηγή: Труды НИИСИ РАН. 8:5-9

Θεματικοί όροι: redundancy, КМОП 65нм, СМOS 65nm, сбоеустойчивость, fault tolerance, резервирование

Self-timed circuits as a basis for developing next generation high-reliable high-performance computers ; Самосинхронные схемы как база создания высоконадежных высокопроизводительных компьютеров следующего поколения

Συγγραφείς: A. A. Zatsarinnyy, Yu. A. Stepchenkov, Yu. G. Diachenko, Yu. V. Rogdestvenski, А. А. Зацаринный, Ю. А. Степченков, Ю. Г. Дьяченко, Ю. В. Рождественский

Συνεισφορές: The work was supported by the Ministry of Science and Higher Education of the Russian Federation, project No. 075-15-2020-799., Работа выполнена при поддержке Министерства науки и высшего образования Российской Федерации, проект № 075-15-2020-799.

Πηγή: Izvestiya Vysshikh Uchebnykh Zavedenii. Materialy Elektronnoi Tekhniki = Materials of Electronics Engineering; Том 23, № 4 (2020); 277-281 ; Известия высших учебных заведений. Материалы электронной техники; Том 23, № 4 (2020); 277-281 ; 2413-6387 ; 1609-3577 ; 10.17073/1609-3577-2020-4

Θεματικοί όροι: многопороговый транзистор, indication, fault tolerance, CMOS, multi-threshold transistor, индикация, сбоеустойчивость, КМОП

Περιγραφή αρχείου: application/pdf

Relation: https://met.misis.ru/jour/article/view/428/431; Степченков Ю. А., Дьяченко Ю. Г., Горелкин Г. А. Самосинхронные схемы — будущее микроэлектроники // Вопросы радиоэлектроники. 2011. Т. 4, № 2. С. 153—184.; Степченков Ю. А., Денисов А. Н., Дьяченко Ю. Г., Гринфельд Ф. И., Филимоненко О. П., Морозов Н. В., Степченков Д. Ю., Плеханов Л. П. Библиотека функциональных ячеек для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507. М.: Техносфера, 2017. 367 с. URL: http://www.technosphera.ru/lib/book/497; Tailor R. A., Reese R. B. Uncle—Unified NCL Environment—an NCL design tool. Ch. 14 // In: Di J., Smith S. C. (Eds) Asynchronous Circuit Applications. 2019. P. 293—307. DOI:10.1049/PBCS061E_ch14; Пат. № 2718220 (РФ). Формирователь парафазного сигнала с единичным спейсером / А. А. Зацаринный, С. В. Козлов, Ю. А. Степченков, Ю. Г. Дьяченко, 2020. Бюл. № 10. URL: https://yandex.ru/patents/doc/RU2718220C1_20200331; Stepchenkov Y. A., Kamenskih A. N., Diachenko Y. G., Rogdestvenski Y. V., Diachenko D. Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors // Advances in Science, Technology and Engineering Systems Journal. 2020. V. 5, N 2. P. 44—56. DOI:10.25046/aj050206; Stepchenkov Y., Rogdestvenski Y., Kamenskih A., Diachenko Y., Diachenko D. Improvement of the quasi delay-insensitive pipeline noise immunity // Proc. 11th International Conference on Dependable Systems, Services and Technologies (DESSERT), Kyiv, Ukraine, 14–18 May, 2020. IEEE, 2020. P. 47—51. DOI:10.1109/DESSERT50317.2020.9125021; Sokolov I., Stepchenkov Yu., Diachenko Yu., Rogdestvenski Yu., Diachenko D. Increasing self-timed circuit soft error tolerance // Proc. EastWest Design & Test Symposium (EWDTS), Varna, Bulgaria, September 4–7, 2020. Varna, 2020. P. 450—454. DOI:10.1109/EWDTS50664.2020.9224705; https://met.misis.ru/jour/article/view/428

Διαθεσιμότητα: https://met.misis.ru/jour/article/view/428
https://doi.org/10.17073/1609-3577-2020-4-277-281

Применение троирования нетлиста в стандартном маршруте синтеза СБИС

Πηγή: Труды НИИСИ РАН. 7:120-124

Θεματικοί όροι: сбоеустойчивость, схемотехнический синтез, тройное резервирование нетлиста

БОРТОВАЯ МИКРОПРОЦЕССОРНАЯ СИСТЕМА УПРАВЛЕНИЯ С ПОВЫШЕННОЙ СБОЕУСТОЙЧИВОСТЬЮ

Συγγραφείς: Удалов, Д.

Θεματικοί όροι: КОСМИЧЕСКИЙ АППАРАТ, БОРТОВАЯ МИКРОПРОЦЕССОРНАЯ СИСТЕМА, СВЕРХБОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ, ТЯЖЕЛЫЕ ЗАРЯЖЕННЫЕ ЧАСТИЦЫ, СБОЕУСТОЙЧИВОСТЬ, ОДИНОЧНЫЕ ЭФФЕКТЫ

Περιγραφή αρχείου: text/html

Διαθεσιμότητα: http://cyberleninka.ru/article/n/bortovaya-mikroprotsessornaya-sistema-upravleniya-s-povyshennoy-sboeustoychivostyu
http://cyberleninka.ru/article_covers/15751831.png

Концепция «Зеленой» логики

Συγγραφείς: Тюрин, Сергей, Плотникова, Александра

Θεματικοί όροι: “ЗЕЛЁНАЯ ЛОГИКА,ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (ЛЭ),ЭНЕРГОЭФФЕКТИВНОСТЬ,НАДЁЖНОСТЬ,ОТКАЗОИ СБОЕУСТОЙЧИВОСТЬ

Περιγραφή αρχείου: text/html

Διαθεσιμότητα: http://cyberleninka.ru/article/n/kontseptsiya-zelenoy-logiki
http://cyberleninka.ru/article_covers/15232723.png

Бортовая микропроцессорная система управления с повышенной сбоеустойчивостью

Πηγή: Вестник Сибирского государственного аэрокосмического университета им. академика М.Ф. Решетнева.

Θεματικοί όροι: 7. Clean energy, КОСМИЧЕСКИЙ АППАРАТ, БОРТОВАЯ МИКРОПРОЦЕССОРНАЯ СИСТЕМА, СВЕРХБОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ, ТЯЖЕЛЫЕ ЗАРЯЖЕННЫЕ ЧАСТИЦЫ, СБОЕУСТОЙЧИВОСТЬ, ОДИНОЧНЫЕ ЭФФЕКТЫ

Περιγραφή αρχείου: text/html

Σύνδεσμος πρόσβασης: http://cyberleninka.ru/article_covers/15751831.png
http://cyberleninka.ru/article/n/bortovaya-mikroprotsessornaya-sistema-upravleniya-s-povyshennoy-sboeustoychivostyu

Концепция «Зеленой» логики

Πηγή: Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления.

Θεματικοί όροι: 'ЗЕЛЁНАЯ ЛОГИКА,ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (ЛЭ),ЭНЕРГОЭФФЕКТИВНОСТЬ,НАДЁЖНОСТЬ,ОТКАЗОИ СБОЕУСТОЙЧИВОСТЬ

Περιγραφή αρχείου: text/html

Σύνδεσμος πρόσβασης: http://cyberleninka.ru/article/n/kontseptsiya-zelenoy-logiki
http://cyberleninka.ru/article_covers/15232723.png