ANALYSIS OF THE ARCHITECTURE OF SUCCESSIVE APPROXIMATION REGISTER ADC AND APPROACHES TO ITS IMPROVEMENT ; АНАЛІЗ АРХІТЕКТУРИ АЦП ПОРОЗРЯДНОГО ВРІВНОВАЖЕННЯ ТА ПІДХОДІВ ДО ЇЇ ВДОСКОНАЛЕННЯ

Authors: Мельничук , Степан, Тарновський , Микола, Муращенко, Олександр

Source: Information Technology and Computer Engineering; Vol. 57 No. 2 (2023): Information technology and computer engineering; 4-12 ; Інформаційні технології та комп'ютерна інженерія; Том 57 № 2 (2023): Інформаційні технології та комп’ютерна інженерія; 4-12 ; 2078-6387 ; 1999-9941 ; 10.31649/1999-9941-2023-57-2

Subject Terms: successive approximation register analog to digital convertor, capacitor digital-to-analog convertor, array of binary weighted capacitors, segment capacitor array, array with a split capacitor, аналого-цифровий перетворювач послідовного врівноваження, ємнісний цифро-аналоговий перетворювач, матриця двійково-зважених конденсаторів, сегментна конденсаторна матриця, матриця з розділеним конденсатором

File Description: application/pdf

Relation: https://itce.vntu.edu.ua/index.php/itce/article/view/944/614; https://itce.vntu.edu.ua/index.php/itce/article/view/944

Availability: https://itce.vntu.edu.ua/index.php/itce/article/view/944
https://doi.org/10.31649/1999-9941-2023-57-2-4-12