Search Results - "параллельная архитектура"

Source: Proceedings of the National Academy of Sciences of Belarus. Physics and Mathematics Series; № 2 (2016); 85-97 ; Известия Национальной академии наук Беларуси. Серия физико-математических наук; № 2 (2016); 85-97 ; 2524-2415 ; 1561-2430 ; undefined

Subject Terms: суперкомпьютер, space-time mapping, locally sequential globally parallel strategy, parallel architecture, supercomputer, пространственно-временное отображение, локально параллельная глобально последовательная стратегия, параллельная архитектура

File Description: application/pdf

Relation: https://vestifm.belnauka.by/jour/article/view/180/181; Xue, J. Loop Tiling For Parallelism / J. Xue. – Norwell: Kluwer Academic Publishers, 2000.; Irigoin, F. Supernode partitioning / F. Irigoin, R. Triolet // Proceedings of the ACM SIGPLAN Symposium on Principles of Programming Languages, San Diego, California, Jan. 1988. – San Diego, 1988. – P. 319–329.; Parameterized tiled loops for free / L. Renganarayanan [et al.] // SIGPLAN Conf. on Programming Language Design and Implementation. – New York: ASM Press, 2007. – P. 405–414.; DynTile: Parametric Tiled Loop Generation for Parallel Execution on Multicore Processors / A. Hartono [et al.] // 24th International Parallel and Distributed Proc. Symposium (2010 IPDPS Conference), Atlanta, April 2010. – Atlanta, 2010.; Parametric tiling of affine loop nests / S. Tavarageri [et al.] // Proc. 15th Workshop on Compilers for Parallel Computers, Vienna, Austria, July 2010. – Vienna, 2010.; Баханович, С. В. Параметризованный тайлинг: точные аппроксимации и анализ глобальных зависимостей / С. В. Баханович, П. И. Соболевский // ЖВМ. – 2014. – Т. 54, № 11. – С. 1817–1828.; Primetile: A Parametric Multi-Level Tiler for Imperfect Loop Nests / A. Hartono [et al.] // Proc. of the 23rd Int. Conf. on Supercomputing (ICS’09). – P. 147–157.; Баханович, С. В. Отображение алгоритмов на параллельные архитектуры заданной размерности и заданного размера / С. В. Баханович, Н. А. Лиходед // Вес. Нац. акад. навук Беларусi. Сер. фiз.-мат. навук. – 2003. – № 1. – C. 101–108.; Лиходед, Н. А. Получение аффинных преобразований для улучшения локальности гнезд циклов / Н. А. Лиходед, С. В. Баханович, А. В. Жерело // Программирование. – 2005. – № 5. – С. 52–65.; https://vestifm.belnauka.by/jour/article/view/180; undefined

Availability: https://vestifm.belnauka.by/jour/article/view/180

View record from BASE

5

Conference

Вычисление БПФ на параллельной архитектуре с распараллеливанием операции 'Бабочка' с использованием адаптивного расчёта степени детализации

Authors: Черемнов, А. Г.

Contributors: Аврамчук, Валерий Степанович

Subject Terms: быстрое преобразование Фурье, БПФ, детализация, Бабочка, параллельная архитектура

File Description: application/pdf

Relation: Молодежь и современные информационные технологии : сборник трудов XI Международной научно-практической конференции студентов, аспирантов и молодых ученых, г. Томск, 13-16 ноября 2013 г.; http://earchive.tpu.ru/handle/11683/70298

Availability: http://earchive.tpu.ru/handle/11683/70298

View record from BASE

6

Conference

Вычисление БПФ на параллельной архитектуре с распараллеливанием операции 'Бабочка'

Authors: Черемнов, А. Г.

Contributors: Аврамчук, Валерий Степанович

Subject Terms: быстрое преобразование Фурье, БПФ, параллельная архитектура, обработка информации, многоядерные процессоры, многопроцессорные системы, Бабочка

File Description: application/pdf

Relation: Молодежь и современные информационные технологии : сборник трудов XI Международной научно-практической конференции студентов, аспирантов и молодых ученых, г. Томск, 13-16 ноября 2013 г.; http://earchive.tpu.ru/handle/11683/70287

Availability: http://earchive.tpu.ru/handle/11683/70287

View record from BASE

7

Academic Journal